



# 日

PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類は下記の出願書類の謄本に相違ないことを証明する。 This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application: 1999年5月18日

出 願 番 Application Number:

PCT/JP99/02564

出 願 Applicant (s):

株式会社ティ・アイ・エフ

池田孝市

池田 毅

2000年12月15日

Commissioner, Patent Office



# 特許協力条約に基づく国際出願

### 願

出願人は、この国際出願が特許協力条

国際出版番号	型百万配入棚 ————
国際出順日	18, 5, 99
(受付印)	愛領印
出版人又は代票人の書類配号	NSDO225D

内に従って処理されることを請求する。	出版人又は代理人の書類記号 N (希望する場合、最大12字)	SP0225P
孵 I 欄 発明の名称		
半導体装置およびその製造方法		
第二横 出蝦人		
氏名(名称)及びあて名:(姓・名の順に配義;法人は公式の完全な名称を配義	・・ あて名は郵便番号及び回名も記載)	この側に記載した者は、 発明者でもある。 電話番号:
株式会社 ティ・アイ・エフ		03-3778-0611
T. I. F. Co., Ltd. 〒143-0023 日本国東京都大田区山王2丁目5	5番6-213	ファクシミリ番号:
5-6-213, San-no 2-chome, Ohta-ku, Tokyo		加入電信番号:
<sub>図術(図名):</sub> 日本国 JAPAN	tt新 (個名):日本国 J	APAN
この機に配依した者は、次の イベての権定国 V 米国も	・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	のみ 追記機に記載した樹定国
指定性についての出順人である:		
第 III 相別 その他の出版の人文(本語明者) 氏名(名称)及びあて名:(佐・名の順に記載:佐人は公式の完全な名称を記	第:あて名は海伊吾号及び国名も記載)	この機に記載した者は
		次に放当する:
池田 孝市 IKEDA Kouichi	75 77 4 0	出機人のみである。
〒943-0834 日本国新潟県上越市西城町二丁目		
5-13, Nishishiromachi 2-chome, Jouetsu-	sni, Niigata	✓ 出顧人及び発明者である。
943-0834 Japan		
		発明者のみである。 (ここにレ印を付したとき は、以下に記入しないこと)
•		は、以下に犯入しないこと)
1916 (1914): 日本国 JAPAN	住所 ( <b>周4</b> ):日本国 J	JAPAN
この欄に記載した者は、次の すべての指定国 米国	と除くすべての指定国 ✓ 米田	道記機に記載した推定国
▼ その他の出版人又は発明者が設備に記載されている。		
第1V欄 代理人又は共通の代表者、通知	ロのあて名	
大に記載された者は、国際機関において出版人のために行動する:	✓ 代理人	共通の代表者
氏名(名称)及びあて名:(注・名の順に記載;注人は公式の完全な名称を記	後;あて名は輝便香号及び国名も記載)	
10317 弁理士 雨貝 正彦 AMAG 〒160-0023 日本国東京都新宿区西新宿7丁		
ワコーレ新宿第1ビル803号室 雨貝特部	ファクシミリ番号:	
Amagai Tokkyo Jimusyo, Wacore Shinjuku 17-26, nishishinjuku 7-chome, Shinjuku-k	03-3362-6792 pan	
. Doy management , virtuely ominguite an	_,	加入電信番号:
通知のためのあて名:代理人又は共通の代表者が選任されておらず、」	:配仲内に特に通知が遊付されるあて名	を記載している場合は、レ印を付す

2		-
 <u> 4</u> .	 	.,9

存1114期の総合 そ	の他の出願人又				
	この健康を使用しない	いときは、この様	紙を顧客に含めないこ	t.	この無に名称しる単語
名(名称)及びあて名:(佐・名の順に記載;佐人は公式の完全な名称を記載;あて名は原便番号及び図名も記載)				この機に記載した者は、   次に該当する:	
池田 毅 IKEDA Takeshi 〒143-0023 日本国東京都大田区山王2丁目5番6-213				出願人のみである。	
5-6-213, San-no 2	an-no 2-chome, Ohta-ku, Tokyo 143-0023 JAPAN				レ 出版人及び発明者である。
			·		型明者のみである。 (ここにレ印を付したとき は、以下に記入しないこと)
<b></b>	JAPAN		住所(四名):	日本国 JA	PAN
の側に記載した者は、次の	十ペての指定国		すべての指定国	▼ 米国のみ	道記機に記載した横定国
(左傾についての出願人である: (名(名称)及びあて名: <i>(姓・</i>	名の順に記載:法人は公式の完全			4 6 E (R)	この機に記載した者は、 次に該当する:
					出版人のみである。
				•	出版人及び発明者である。
	;				発明者のみである。 (ごこにレ印を付したとき は、以下に記入しないこと)
<b>宣揚(四名)</b> :		<u>.                                    </u>	住所(国名):		
この層に記載した者は、次の					
	□ すべての指定国 名の順に記載; 佐人は公式の完全		くすべての指定国 あ <i>て名は軍侵害等及び[</i>	米国のみ	・ 適配額に記載した権定国 この額に記載した者は、 次に該当する:
					この額に記載した者は、 次に該当する:  出顧人のみである。  出顧人及び発明者である。  発明者のみである。
					この確に記載した者は、 次に該当する:  出願人のみである。  出願人及び発明者である。  発明者のみである。
					この確に記載した者は、 次に該当する:  出願人のみである。  出願人及び発明者である。  発明者のみである。
物定間についての出版人である: 氏名 (名称) 及びめて名: (姓・ 国籍 (国名): この欄に記載した者は、次の	まの順に記載; 佐人は公式の第4 すべての相定国	<b>E</b> 44#₹ <b>E#</b> ;	あて名は鄭俊書号及び[		この際に記載した者は、 次に該当する: 出版人のみである。 出版人及び発明者である。
物定間についての出版人である: 氏名(名称)及びあて名: (姓・ 日籍(四名): この欄に記載した者は、次の 物水間についての出版人である	まの順に記載; 佐人は公式の第4 すべての相定国	<b>◆四</b> ◆	をで名は郵便書号及び。 住所 (国名):	本国のみ	この側に記載した者は、 次に該当する:  出版人のみである。  出版人及び発明者である。  (ことにレ印を付したときは、以下に起入しないこと は、以下に起入しないこと  追記機に記載した者は、 次に該当する:  出版人のみである。
物定間についての出版人である: 氏名(名称)及びあて名: (姓・ 日籍(四名): この欄に記載した者は、次の 物水間についての出版人である	表の順に記載;佐人は公式の完全	<b>◆四</b> ◆	をで名は郵便書号及び。 住所 (国名):	本国のみ	この棚に記載した者は、 次に該当する:  出願人のみである。  出願人及び発明者である。  発明者のみである。  (ここにレ印を付したときは、以下に起入しないこと は、以下に起入しないこと  追記機に記載した者は、 次に該当する:
物定間についての出版人である: 氏名(名称)及びあて名: (姓・ 日籍(四名): この欄に記載した者は、次の 物水間についての出版人である	表の順に記載;佐人は公式の完全	<b>◆四</b> ◆	をで名は郵便書号及び。 住所 (国名):	本国のみ	この簡に記載した者は、 次に該当する:  出願人のみである。  出願人及び発明者である。  (ここにレ印を付したときは、以下に起入しないこと  這記機に記載した権定国  この欄に記載した者は、 次に該当する:  出願人のみである。  出願人及び発明者である。
協定関についての出版人である: 氏名 (名称) 及びあて名: (姓・ この欄に記載した者は、次の 指定関についての出順人である 氏名 (名称) 及びあて名: (姓	表の順に記載; 佐人は公式の完全 ・名の順に記載; 佐人は公式の完 ・名の順に記載; 佐人は公式の完	*国老師 全公名称を記載;	をで名は鄭便書号及び。 住所(個名): くすべての指定国 あで名は鄭便書号及び	本国のみ	この側に記載した者は、 次に該当する:  出顧人のみである。  出顧人及び発明者である。  発明者のみである。 (ここにレ印を付したとき は、以下に起入しないこと  追記機に記載した権定国 この側に記載した者は、 次に該当する:  出顧人のみである。  出顧人のみである。

	ゲ 杉畑	国の投定					
規則 4.9(a)の規定に基づき次の指定を行う <i>(数当する口にレ印を付すこと; 少なくとも1つの口にレ印を付すこと</i> )。							
広丸	広域 <b>特</b> 許						
		ARIP 〇年913年: GFI ガーナ Ghana, GM ガンピア Gambia, KE ケニア Konya, LS レソト Lesotho, MW マラウイ Malevi, SD スーゲン Sudan, SZ スワジランド Swaziland, UG ウガンダ Uganda, ZW ジンパブエ Ziebubwe, 及びハラレブロトコルと特許協力条約の締約国である他の国					
	l	ユー・フシンア 作等音字: AM アルメニア Areenia, A Z アゼルバイジャン Azerbaijan, B Y ベラルーシ Belarus, K G キルギス Kyrgysstan, K Z カザフスタン Kazakhatan, M D モルドヴァ Republic of Moldova, R U ロシア Russian Federation, T J タジキスタン Tajikistan, T M トルクメニスタン Turkmenistan, 及びユーラシア特許条約と特許協力条約の締約国 である他の国					
	P ローロッノペキサ音作: A T オーストリア Austria, IB E ベルギー Belgium, C FT and L I スイス及びリヒテンシュサイン Switzerland and Licehtenstein, C Y キプロス Cyprus, D E ドイフ Germany, D K デンマーク Denmark, E S スペイン Spain, F I フィンランド Finland, F R フランス France, G B 英国 United Kingdom, G R ギリシャ Greece, I E アイルランド Ireland, I T イタリア Italy, L U ルタセンブルグ Luzembourg, M C モナコ Honsco, N L オラング Notborlands, P Tポルトガル Portugal, S E スウェーデン Seeden, 及びヨーロッパ特許条約と特許協力条約の締約国である他の国						
	OAP 1 中野音子: BF ブルキナ・ファソ Burkins Faso, BJ ベナン Benin, CF 中央アフリカ Central African Republic, CO コンゴー Congo, CI コートジボアール Côted Ivoire, CM カメルーン Cameroon, GA ガボン Gabon, ON ギニア Guinoa, MLL マリ Mali, MR モーリケニア Mauritania, NE ニジェール Riger, SN セネガル Senegal, TD チャード Chad, TGトーゴー Togo, 及びアフリカ知的所有権機構のメンバー国と特許協力条約の締約国である他の国 (他の意識の保護文は最終いを求める場合には点象上に記載する)						
1321 4	为种管						
		TAMET Albania	LT JET Lithuania				
	-	アルメニア Armenia	L U ルケセンブルグ Laxesbourg				
		オーストリア Austria	L V 5h947 latvia				
		オーストラリア Australia	MD モルドヴァ Republic of Moldova				
	•	アゼルパイジャン Axorbal jan	MG マグガスカル Hadagascar				
	BA	ポスニア・ヘルツェゴヴィナ Bosnia and Herzegovina	MK マケドニア旧ユーゴースラヴィア共和国 The former Yugoslav Republic of Macedonia				
	вв	パルパドス Barbados	MN モンゴル Mongolia				
	,	ブルガリア Bulgaria	☐ MW マラウイ Halavi				
	<del>-</del> .	ブラジル Brazil	MX メキシコ Hexico				
	-	ペラルーシ Belarus	NO 1-No x- Norway				
	_	カナダ Canada	N Z ==- · ゾーランド Nov Zealand				
	] C H	and I. I スイス及びリヒテンシュタイン	P L ポーランド Poland				
		Switzerland and Liechtenstein	PT #N\#N Portugal				
		中国 Chins	ROA-V=7 Romania				
	jcv	キューバ Cuba	RU DV7 Russian Federation				
		チェッコ Czech Republic	SD 3-92 Sudan				
		ドイツ Germany	SE X7=-fv Sweden				
		・ チンマーク Denmark	SG VY##-N Singapore				
		エストニア Estonia	S I AD#x=7 Slovenia				
11=		スペイン Spain	S K スロヴァキア Slovakia				
11	_	フィンランド Finland	コ J タジキスタン Tajikistan				
11	_	英国 United Kingdom	TM hn//=29> Turkeenistan				
11	-	/ /www. Changia	TR +N= Turkey				
11=		( ガーナ Ghana	Tr hy=#yr.h/d Trinidad and Tobago				
	_	I ガンビア Gambia 7 ギニア・アサナ Cuines-Risson	UA 0957+ Ukraine				
1=	=	ア ギニア・ビサオ Guinea-Bissuu	UG 9#2# Uganda				
11=	_	、クロアチア Croatia 「ハンガリー Hungary	US 米型 United States of America				
11=	_	「ハンガリー Hungary ・インドネシア Indonesia	V O S ARE United States of America				
1	-	・イステエル israel	□ び ヱ ゥズベキスタン Uzbekistan				
11	_	・ イスフェル Israel	□ VN ヴィエトナム Viet Nam				
1=		・ イスフンド Iceland ・ 日本 Japan	□ Y U ユーゴースラヴィア Yugoslevia				
		ケーア Kenya	ZW ジンパブエ Zimbabre				
1=		・ テルギス Kyrgyzstan					
一市		株国 Republic of Kores	以下の口は、この様式の旅行後に特許協力条約の締約団となった国を指定(国内特許のために)するためのものである				
14		こ カザフスタン Kazakhstan					
1	_	ン セント・ルシア Seiat Lucia					
一	=	こ スリ・ランカ Sri Lanka					
11	=	L ソベリア Liboria					
		B レソト Lesotho					
<b>—</b>							
神器	の推定の1	七言:出版人は、上記の樹定に加えて、規則 4. 9(b)の規定に基づ	5き、特許協力条約の下で認められる位の全ての国の指定を行う。 ただし、この 宜				

旅館の指定の宣言:出版人は、上記の指定に加えて、規則 4、9(b)の規定に基づき、特許協力条約の下で認められる他の全ての国の指定を行う。ただし、この宣言から執く智の表示を追記機にした国は、指定から除かれる。出版人は、これらの迫加される指定が施認を条件としていること、並びに優先日から15月が経過する。 前にその能認がなされない指定は、この期間の経過時に、出版人によって取り下げられたものとみなされることを宣言する。 (指定の維那は、指定を特定する活力の提出と指定手数科及び推断手数科の的付からなる。この推断は、優先日から15月以内に受理官庁へ提出しなければならない。)

4	

第5 VI 村崎 ・ 金板 グン 村田 主 引送					
先の出顧日	先の出願番号		先の出順		
(月、月、年)		国内山脈 : 国 名	広坡出版 : 辛広城官庁名	国家出版 : 受理官庁名	
(1)	平成10年特許願				
19.05.98	第153818号			•	
(2)	第133616号			<u> </u>	
(2)					
(0)					
(3)					
		<u></u>			
▼ 上記( )の番号の先の ものに傾る)のうち、決 本本書の当付することを	出版 <i>(ただし、本田駅出版が提出</i> の( )の番号のものについては 、 受慰官庁(日本国特許庁の長官	けされ <i>る受理官庁に対して修出され</i> 1、出版答照の認在版本を作成し国 2)に対して請求している。 :	<b>(1)</b>		
≠先の出願が、ARIPOの			のためのパリ条約同盟国の少なく	とも1ヶ国を追記側に安示しな!	
	金機関				
		生の物を結構の発	切用請求: 当該關	変の服金(先の間割り	
	(ISA)の選択	国際調査機関によって既に実施ス	(は簡末されている場合)		
		出版日(日. 月. 年)	出職番号	国名(又は広城官庁)	
•					
I SA/	l b		. •		
第四桅 飛合棉	: 出願の言語			· · · · · · · · · · · · · · · · · · ·	
この国際出版の用紙の枚数はど	kのとおりである。 この国制	以出願には、以下にチェックした1	F繋が新付されている。		
顧書 • • • • • •	·	V 手数料計算用紙		第VI欄の( )の番号を記載する	
明維書(配列表を除く)・・		ニー / 前付する手数料に相当する特別 一 印紙を貼付した書面	<del></del> : F		
餘水の範囲 ・・・・・				(翻訳に使用した言語名を記載	
		/】国際本務局の口座への接込み∜ ── 証明する各類 ✓ 別観の記名押印された委任状	8) :	は他の生物材料に関する書面	
製約書 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	* "  =	包括委任状の写し			
100 (M)		=	フレキシブルデ	イスク) - 詳細に記載する)	
明練書の配列表・・・・・	· · · 0 * 4 L	記名押印(署名)の説明書	a. M ton the	· • • • • • • • • • • • • • • • • • • •	
台川	21 *	·.	優先權書	類送付請求書	
契約書とともに提示する図面	: 1(a)~(d) *	国際出願の使用言語名: 日	本語		
海IX欄 提出名	の記名押印				
各人の氏名(名称)を記載し	そのまに押印する。	· · · · · · · · · · · · · · · · · · ·			
	(A)	•	•		
雨貝 正彦	广管型				
1132	(至		•		
İ			•		
受理官庁記入欄 ————————————————————————————————————					
1. 国際出版として提出され	た各類の実際の受理の日			2. 関面	
			受理された		
3. 国際出版として提出された書類を補充する書類又は国調であって					
その後期間内に提出されたものの実際の受理の日(訂正日) 不足国田があ			不足図面がある		
4. 特許協力条約第11条(2)に基づく必要な補完の期間内の受理の日					
5. 出版人により特定された 関連の表示を表示しています。 関連の表示を表示しています。 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1					
国家資金機関	ISA/JP	16.	を送付していない		
		- 国際事務局記入	- 相称		
記録原本の受理の日					
MAPCT/RO/101	(最終用紙) (1998年7月	)	<del></del>		

#### 明細書

#### 半導体装置およびその製造方法

#### 技術分野

本発明は、メモリ基板やマザーボードなどに実装可能な半導体装置およびその 製造方法に関する。

#### 背景技術

半導体ウエハから切り出されたメモリチップ等の半導体チップは、バッケージングされた状態でプリント基板等に実装されるのが一般的である。ところが、パッケージの外形寸法は、各種の半導体チップ自体のサイズに比べてかなり大きいため、プリント基板等に実装可能なパッケージの数には一定の制限がある。

一方、最近では、複数の半導体チップを基板上に実装したマルチチップモジュール (MCM) が普及しつつある。このマルチチップモジュールを用いることにより、①実装面積の小型化およびこれに伴う軽量化、②高密度配線およびベアチップ実装による高性能・高速化、③高信頼性の確保等が可能になる。

ところで、上述した高密度実装が可能なマルチチップモジュールにおいては、 複数の半導体チップを1つの基板上に実装するため、各半導体チップの不良率が 累積されてモジュール全体としての不良率が大きくなる。例えば、4個のメモリ チップを1つのモジュール基板に実装する場合には、1つのメモリチップが不良 であってもモジュール全体の不良となる。したがって、不良となったメモリチッ プを交換するリベア作業を行ったり、このモジュール全体を不良品として廃棄す る等の処置を施す必要があり、歩留まりが悪く、しかも無駄が多かった。また、 複数の半導体チップを1つの基板上に実装する場合には、それぞれの半導体チッ プを1個ずつ基板に実装するため、製造工程が複雑になっていた。

#### 発明の開示

本発明は、このような点に鑑みて創作されたものであり、その目的は、高密度

実装が可能な半導体装置を製造する際の不良率を低減することができ、しかも工程の簡略化が可能な半導体装置およびその製造方法を提供することにある。

本発明では、半導体ウエハに複数の同一の半導体チップ (好ましくはメモリチップ) を形成した後に、あるいはこれらの半導体チップに対して配線、樹脂封止、端子形成を行った後に、各半導体チップの良否検査を行い、その結果に応じて 1 あるいは複数個を単位として半導体チップを切り分けることにより半導体装置が形成される。良否検査の結果に応じて半導体チップの切り分けを行っているため、複数個の半導体チップによって構成される高密度実装が可能な半導体装置を製造したときに、その中の一部の半導体チップが不良品であるために半導体装置全体が不良品になるということがなく、半導体装置を製造する際の不良率を低減することができる。また、複数個の半導体チップからなる半導体装置をその後の工程で用いることができるため、単一の半導体チップからなる半導体装置を複数個組み合わせて用いる場合に比べて、その後の工程を簡略化することができる。

特に、半導体ウエハに形成された各半導体チップに対して配線、樹脂封止、端 子形成からなる実装工程を実施することにより、各半導体チップを個別に切り分 けた後にこの実装工程を実施する場合に比べてさらなる工程の簡略化が可能にな る。

また、良否検査の結果に応じた半導体チップ、特にメモリチップの切り分けは、4個が可能な場合には4個をひとまとまりとして、4個が不可能であって2個が可能な場合には2個をひとまとまりとして、2個が不可能な場合には1個ずつ行うことが好ましい。このように、多数個取りを優先させることにより、より大きな単位の(4個取りの)半導体装置を無駄なく効率よく製造することができる。

# 図面の簡単な説明

- 図1は、第1の実施形態のメモリモジュールの製造工程を示す図、
- 図2は、半導体ウエハに形成されるメモリチップの概略を示す図、
- 図3は、半導体ウエハに形成されたメモリチップの切り分け方法の一例を示す 図、
  - 図4は、第2の実施形態のメモリモジュールの製造工程を示す図、

図5は、CSP実装されたメモリチップの拡大断面図、

図6は、相互に接続される各メモリチップ間の接続状態を示す図である。

## 発明を実施するための最良の形態

以下、本発明を適用した第1の実施形態のメモリモジュールについて、図面を 参照しながら具体的に説明する。図1は、本実施形態のメモリモジュールの製造 工程を示す図である。

まず、図1(a)および(b)に示すように、例えばシリコン単結晶の薄片である半導体ウエハ2を導入し、この半導体ウエハ2に同一のメモリチップ1を形成する(第1の工程)。図1(b)の点線で囲まれた各領域は、メモリチップ1の1単位(切り分けの最小単位)を示しており、半導体ウエハ2には、複数のメモリチップ1が形成される。

図2は、半導体ウエハ2に形成されるメモリチップ1の概略を示す図である。 図2に示すように、メモリチップ1は、所定の大きさの半導体ウエハ2と、この 半導体ウエハ2の表面に形成される複数のチップ用パッド3とを含んで構成され る。チップ用パッド3は、メモリチップ1が実装される基板との電気的接続を行 うための接続端子である。

このようにして半導体ウエハ2に複数のメモリチップ1が形成された状態で、次に、メモリチップ1のそれぞれについて良否検査を行う(第2の工程)。例えば、各メモリチップ1に形成されたチップ用バッド3に検査用プローブを押圧して電気的に接触させることにより、各種の機能試験を実施する。各メモリチップ1の良否検査を半導体ウエハ2の全体を単位として行うことにより、すなわち、半導体ウエハ2に形成された複数のメモリチップ1の良否検査を一度に行うことにより、検査効率の向上を図っている。

次に、第2の工程における良否検査の結果に基づいて、図1 (c) に示すように、良品と判定されたメモリチップ1を1個あるいは複数個(2個または4個)を単位として切り分ける(第3の工程)。

図3は、半導体ウエハ2に形成された複数のメモリチップ1の切り分け方法の 一例を示す図である。図3(a)は、上述した第2の工程における各メモリチッ プ1の良否検査の結果を示す図であり、〇印は良品と判定されたメモリチップ1を、×印は不良品と判定されたメモリチップ1をそれぞれ示している。また、図3(b)は、図3(a)において良品と判定されたメモリチップ1をどのように切り分けるかを示す図であり、実線で囲まれた範囲が切り分けの単位を示している。上述したように、メモリチップ1は、1個あるいは複数個(2個または4個)を単位として切り分けられるが、なるべく多くの個数をひとまとまりとして切り分けることが好ましい。したがって、図3(b)に示す切り分け方法は、4個のメモリチップ1を切り出すことができる場合は4個を切り分け、4個のメモリチップ1を切り出すことができない場合は2個を切り分け、2個のメモリチップ1を切り出すことができない場合は2個を切り分けるという手順となる。図3(a)に示した良否検査の結果に対してこの切り分け方法を適用した場合には、図3(b)に示すように、4個のメモリチップ1を切り分けたものが1組、2個のメモリチップ1を切り分けたものが3組、1個のメモリチップ1を切り分けたものが3組取り出される。このようにして、1個あるいは複数個からなる半導体装置が製造される。

次に、図1(d)に示すように、切り分けたメモリチップ1を基板4に実装して、最終的に、メモリチップ1を4個取りしたメモリモジュール10a、2個取りしたメモリモジュール10cのいずれりしたメモリモジュール10cのいずれかを完成させる(第4の工程)。例えば基板4への実装方法としては、メモリチップ1に形成されたチップ用バッド3と基板4に形成された電極(図示せず)とをボンディングワイヤを用いて接続する。

メモリチップ1を4個取りしたメモリモジュール10aは、例えば各メモリチップ1のピット構成を16M×4ピットとすると、メモリモジュール10aを実装する基板 (図示せず) の配線の仕方によって、16M×16ピット、32M×8ピット、64M×4ピットのいずれかのメモリ素子として用いることができる。また、メモリモジュール10aは、単一のメモリ素子と同様に取り扱うことができるため、他の基板等への実装工程の簡略化が可能となる。

同様に、メモリチップ1を2個含んだメモリモジュール10bは、各メモリチップ1のビット構成を16M×4ビットとすると、メモリモジュール10bを実

装する基板の配線の仕方によって、16M×8ビット、32M×4ビットのいずれかのメモリ素子として用いることができる。また、メモリモジュール10bは、単一のメモリ素子と同様に取り扱うことができるため、他の基板等への実装工程の簡略化が可能となる。

このように、半導体ウエハ2に同一のメモリチップ1を複数個形成し、これらのメモリチップ1のうち、良否検査によって良品であると判定されたもののみを切り分けてメモリモジュール10が製造されるため、メモリモジュール10に含まれる一部のメモリチップ1が不良品であるためにメモリモジュール10全体が不良品となってしまうことがなく、メモリモジュール10の製造の際の不良率を低減することができる。

また、半導体ウエハ2全体を単位としてその半導体ウエハ2に形成された複数のメモリチップ1の良否検査を一度に行っているため、検査の効率を上げることができる。さらに、メモリチップ1は、1個あるいは複数個(2個または4個)を単位として半導体ウエハ2から切り分けられるが、なるべく多くの個数をひとまとまりとして切り分けて、すなわちなるべく4個ずつ切り分けているため、メモリチップ1を4個取りしたメモリモジュール10aを効率よく製造することができる。

また、メモリモジュール10aやメモリモジュール10bは、半導体ウエハ2に形成されたメモリチップ1を複数個まとめて切り分けたものが実装されている。すなわち、複数のメモリチップ1が互いにつながった状態で実装されるため、半導体ウエハ2からメモリチップ1を1個ずつ切り出し、各メモリチップ1同士の間隔をとって実装してメモリモジュールを形成する場合と比較すると、高密度実装による部品の小型化が可能になる。また、一度に複数の半導体チップ1を実装することができるため、製造工程を簡略化することが可能となる。

次に、本発明を適用した第2の実施形態のメモリモジュールについて説明する。本実施形態のメモリモジュールは、チップサイズパッケージ(CSP; Chip Size Package) 実装技術によって製造される。図4は、本実施形態のメモリモジュールの製造工程を示す図である。

まず、図4(a)および(b)に示すように、半導体ウエハ12を導入し、こ

の半導体ウエハ12に同一のメモリチップ11を形成する(第1の工程)。図4 (b)の点線で囲まれた複数の各領域は、CSP実装後のメモリチップ11の1単位(切り分けの最小単位)を示している。次に、複数のメモリチップ11が形成された状態の半導体ウエハ12全体を対象として、図4(c)に示すように、配線と樹脂封止を行った後に端子を形成するCSP実装を行う(第2の工程)。

図5は、CSP実装されたメモリチップ11の拡大断面図である。図5に示すように、CSP実装されたメモリチップ11は、半導体ウエハ12、配線パターン13、ピア・ポスト14、パリヤ・メタル15、樹脂層16、半田ポール17を含んで構成される。

配線パターン13は、半導体ウエハ12の表面に形成された金属薄膜をレジストで加工した後、電解メッキ処理を施すことにより形成される。ピア・ポスト14は、配線パターン13に接続されており、その頂上部にはバリヤ・メタル15が形成される。樹脂層16は、半導体ウエハ12の表面を封止している。樹脂層16は、ピア・ポスト14の高さとほぼ等しい厚さを有しており、樹脂封止したときにバリヤ・メタル15が外部に露出するようになっている。半田ボール17は、メモリチップ11が実装される基板との電気的接続を行うための接続端子である。

このようにして半導体ウエハ12に形成された複数のメモリチップ11がCS P実装された状態で、次に、各メモリチップ11の良否検査を行う(第3の工程)。例えば、各メモリチップ11に対応して形成された半田ポール17に検査 用プローブを押圧して電気的に接触させることにより、各種の機能試験を実施する。メモリチップ11の良否検査を半導体ウエハ12の全体を単位として行うことにより、すなわち、半導体ウエハ12に形成された複数のメモリチップ11の良否検査を一度に行うことにより、検査効率の向上を図っている。

次に、第3の工程における良否検査の結果に基づいて、図4(d)に示すように、良品と判定されたCSP実装後のメモリチップ11を1個あるいは複数個(2個または4個)を単位として切り分けることにより、最終的に、メモリチップ11を4個取りしたメモリモジュール20a、2個取りしたメモリモジュール20b、1個取りしたメモリモジュール20cのいずれかを完成させる(第4の

工程)。具体的な切り分け方法は、上述した第1の実施形態において、図3に示した切り分け方法が適用される。

このように、半導体ウエハ12に同一のメモリチップ11を複数個形成した後にCSP実装を行い、CSP実装後の各メモリチップ11のうち、良否検査によって良品であると判定されたもののみを切り分けて半導体装置としてのメモリモジュール20が製造されるため、メモリモジュール20に含まれる一部のメモリチップ11が不良品であるためにメモリモジュール20全体が不良品となってしまうことがなく、メモリモジュール20を製造する際の不良率を低減することができる。

また、メモリモジュール20aやメモリモジュール20bは、半導体ウエハ12から複数のメモリチップ11をまとめて切り出したものが実装される。このため、半導体ウエハ12からメモリチップ11を1個ずつ切り出した後に各メモリチップ1の間隔をとって実装してメモリモジュールを形成する場合と比較すると、高密度実装による部品の小型化が可能になる。特に、CSP実装を行っているため、実装面積が最小になる。また、良否パターンに基づいて、できるたけ多くのメモリチップ11を含むようなメモリモジュール20a等の切り出しが行われるため、多数個取りのメモリモジュール20a等を効率よく製造することができる。

本発明は、上記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述した第1の実施形態の半導体ウエハ2に含まれる各メモリチップ1は、対応する端子同士を各メモリチップ1内の配線によって相互に接続するようにしてもよい。例えば、各メモリチップ1の電源端子には共通の電源電圧が印加され、クロック端子には共通の動作クロック信号が入力される。同じ電圧が印加される端子同士あるいは同じ信号が入力される信号同士を各メモリチップ1を形成する際に接続しておいて、4個あるいは2個を同時に切り出す場合には、4個あるいは2個のメモリチップ1の中のいずれか一つに対して、共通の電圧を印加し、あるいは共通の信号を入力するようにする。このように、各メモリチップ1の内部で相互に配線を行うことにより、複数のメモリチップ1とこれを実装する基板4との間の配線量を減らすことができ、実装工程の簡略化が可能になる。

但し、隣接する各メモリチップ1をどのように組み合わせて切り出すかは、良 否検査を行うまでわからないため、図6に示すように、隣接する全てのメモリチップ1同士の同じ端子を相互に配線しておくことが好ましい。また、一例として電源端子やクロック端子を相互に接続する場合を説明したがその他の端子、例えばアドレス端子やデータ端子を相互に接続するようにしてもよい。同じアドレス端子同士を接続すると、例えば1個のメモリチップ1のピット構成を16M×4ピットとしたときに、2個のメモリチップ1を同時に切り出すメモリモジュール10bでは16M×8ピットのピット構成を少ない配線量で容易に実現でき、4個のメモリチップ1を同時に切り出すメモリモジュール10aでは16M×16ピットのピット構成を少ない配線量で容易に実現できる。また、同じデータ端子同士を接続すると、例えば1個のメモリチップ1のピット構成を16M×4ピットとしたときに、2個のメモリチップ1を同時に切り出すメモリモジュール10bでは32M×4ピットのピット構成を少ない配線量で容易に実現でき、4個のメモリチップ1を同時に切り出すメモリモジュール10bでは32M×4ピットのピット構成を少ない配線量で容易に実現でき、4個のメモリチップ1を同時に切り出すメモリモジュール10aでは64M×4ピットのピット構成を少ない配線量で容易に実現できる。

同様に、上述した第2の実施形態の半導体ウエハ12に含まれる各メモリチップ11の対応する端子同士を配線によって相互に接続するようにしてもよい。但し、この場合には、半導体ウエハ12において各メモリチップ11の端子同士を相互に接続する場合の他に、CSP実装を行う際に形成する配線(図5に示した配線パターン13)を用いて各メモリチップ11の端子同士を相互に接続するようにしてもよい。

また、上述した実施形態では、各メモリチップ1のピット構成を16M×4ピットとしたが、他のピット構成でもよく、また、異なるピット構成あるいは容量のメモリチップ1を組み合わせてもよい。また、上述した実施形態では、半導体チップとしてメモリチップを用い、半導体装置としてのメモリモジュールを製造する場合を例にとって説明したが、メモリチップ以外の半導体チップ、例えば、プロセッサチップやASIC等の各種チップを用いて半導体装置を製造する場合に適用することができる。

また、上述した第1の実施形態では、複数個あるいは1個ずつ切り出したメモ

リチップ1を基板4上に実装してメモリモジュール10を形成したが、メモリチップ1をパーソナルコンピュータのマザーポード等に直接実装するようにしてもよい。

#### 産業上の利用可能性

上述したように、本発明によれば、良否検査の結果に応じて1あるいは複数個を単位として半導体ウエハから半導体チップを切り分けているため、複数個の半導体チップによって構成される高密度実装が可能な半導体装置を製造したときに、その中の一部の半導体チップが不良品であるために半導体装置全体が不良品になるということがなく、半導体装置を製造する際の不良率を低減することができる。また、複数個の半導体チップからなる半導体装置をその後の工程で用いることができるため、単一の半導体チップからなる半導体装置を複数個組み合わせて用いる場合に比べて、その後の工程を簡略化することができる。

#### 請求の範囲

- 1. 半導体ウエハに複数の同一の半導体チップを形成した後に、各半導体チップの良否検査の結果に応じて1あるいは複数個を単位として前記半導体チップを切り分けることにより形成することを特徴とする半導体装置。
- 2. 前記半導体チップはメモリチップであることを特徴とする請求の範囲第1項記載の半導体装置。
- 3. 半導体ウエハに形成された複数の同一の半導体チップに対して配線、樹脂封止、端子形成を行った後に、各半導体チップの良否検査の結果に応じて1あるいは複数個を単位として前記半導体チップを切り分けることにより形成することを特徴とする半導体装置。
- 4. 前記半導体チップはメモリチップであることを特徴とする請求の範囲第3項記載の半導体装置。
- 5. 半導体ウエハに複数の同一の半導体チップを形成する第1の工程と、

前記半導体ウエハに形成された複数の前記半導体チップのそれぞれの良否検査 を行う第2の工程と、

前記良否検査の結果に基づいて1あるいは複数の前記半導体チップを切り分ける第3の工程と、

を備えることを特徴とする半導体装置の製造方法。

- 6. 前記半導体チップはメモリチップであることを特徴とする請求の範囲第5項 記載の半導体装置の製造方法。
- 7. 前記良否検査の後に行われる複数の前記半導体チップの切り分けは、4個が可能な場合には4個をひとまとまりとして、4個が不可能であって2個が可能な場合には2個をひとまとまりとして、2個が不可能な場合には1個ずつ行うことを特徴とする請求の範囲第5項記載の半導体装置の製造方法。
- 8. 半導体ウエハに複数の同一の半導体チップを形成する第1の工程と、

前記半導体ウエハ上に形成された複数の前記半導体チップに対して配線、樹脂 封止、端子形成を行う第2の工程と、

前記第2の工程によって形成された前記端子を用いて、前記半導体ウエハに形成された複数の前記半導体チップのそれぞれの良否検査を行う第3の工程と、


前記良否検査の結果に基づいて1あるいは複数の前記半導体チップを切り分ける第4の工程と、


を備えることを特徴とする半導体装置の製造方法。


- 9. 前記半導体チップはメモリチップであることを特徴とする請求の範囲第8項記載の半導体装置の製造方法。
- 10. 前記良否検査の後に行われる複数の前記半導体チップの切り分けは、4個が可能な場合には4個をひとまとまりとして、4個が不可能であって2個が可能な場合には2個をひとまとまりとして、2個が不可能な場合には1個ずつ行うことを特徴とする請求の範囲第8項記載の半導体装置の製造方法。

#### 要約督

高密度実装が可能な半導体装置を製造する際の不良率を低減することができ、しかも工程の簡略化が可能な半導体装置およびその製造方法を提供することを目的とする。半導体ウエハ2に同一のメモリチップ1を複数個形成した状態で、各メモリチップ1の良否検査を一度に行い、良品と判定されたメモリチップ1を4個、2個あるいは1個単位で半導体ウエハ2から切り出し、基板4に実装してメモリモジュール10を完成させる。














図3




.

図4


(a)



(b)



(c)



(d)




図5




図6

